ФЕДЕРАЛЬНОЕ АГЕНТСТВО ЖЕЛЕЗНОДОРОЖНОГО
ТРАНСПОРТА
федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
«МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ПУТЕЙ
СООБЩЕНИЯ»
Одобрена на заседании кафедры
«Железнодорожная автоматика, телемеханика и связь»
Протокол №_____
« ___ » _____________ 20 ____ г.
Зав. кафедрой ____________ А.В. Горелик
(подпись, Ф.И.О.)
Кафедра: «Железнодорожная автоматика, телемеханика и связь»
(название кафедры)
Авторы: Ермакова О.П., к.т.н., доц. Савченко П.В., к.т.н., доц.
(ф.и.о., ученая степень, ученое звание)
ЗАДАНИЕ НА ПРАКТИЧЕСКУЮ РАБОТУ
ПО ДИСЦИПЛИНЕ
«Безопасность технологических процессов и технических средств на
железнодорожном транспорте »
(название дисциплины)
Направление/специальность: 23.05.05. Системы обеспечения движения
поездов
(код, наименование специальности /направления)
Квалификация (степень) выпускника: специалист
Форма обучения: заочная
Москва 2016 г.
ОБЩИЕ УКАЗАНИЯ
Цель практической работы - закрепить знания, полученные студентами,
при изучении дисциплины.
Прежде чем приступать к выполнению практической работы студент
должен тщательно проработать материал соответствующих разделов курса.
Практическая работа выполняется на листах формата А4. На титульном
листе должны быть указаны наименование дисциплины, данные студента и
его учебный шифр. Вариант исходных данных практической работы
выбирается по двум последним цифрам учебного шифра. В практической
работе должны быть приведены исходные данные, схемы и формулы,
поясняющие ход решения, графики, а также сделаны выводы.
Проверенная и допущенная к защите практическая работа
предъявляется преподавателю на защите. Без защиты практической работы
студент не допускается к сдаче экзамена.
ЗАДАНИЕ НА ПРАКТИЧЕСКУЮ РАБОТУ И МЕТОДИЧЕСКИЕ
УКАЗАНИЯ К ЕЕ ВЫПОЛНЕНИЮ
Предложено два варианта построения микропроцессорных СЖАТ:
Трехканальная мажоритарная структура является вторым типом
наиболее распространенных на практике систем. Она построена на трех
одинаковых микропроцессорных комплектах М1, М2 и М3, работающих
синхронно и синфазно по одной программе. На их входы поступает
одинаковая кодовая комбинация. В микропроцессорных комплектах
выполняется обработка сигналов, на выходах А осуществляется сжатие
выходного сигнала до одного разряда (последовательного потока «0» и «1»).
Далее сигнал подают на мажоритарные элементы ЭС1, ЭС2, ЭС3,
работающих как сумматоры по модулю два c инверсией . С мажоритарных
элементов сигнал поступает на входы элементов сравнения, которые
работают по схеме «ИЛИ».
Необходимо заполнить таблицу истинности элементов сравнения и
представить в виде табл. 1.
Таблица 1 - Таблица истинности элементов сравнения
|
Сигнал 1 |
Сигнал 2 |
Элемент сравнения |
|
0 |
0 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
С элементов сравнения сигнал поступает на ключи К1 и К2. Если на
входах Б ключей К будет «0», тот ключ К – запирается, если «1» –
открывается и разрешается выдача информации с выходов В. При этом схема
определяет, какой из микропроцессорных комплектов отказал. Она это
делает с помощью мажоритарного голосования «два из трех». На основании
описания работы схемы необходимо заполнить таблицу истинности
элементов сравнения и мажоритарных элементов в зависимости от разных
работоспособных микропроцессорных комплектов (табл. 2). Пример
заполнения представлен в строке 1 (табл. 2).
Таблица 2. - Таблица истинности элементов схемы
№ п/п | М | М | М3 | М Э1 | МЭ2 | МЭ3 | ЭС | ЭС | Ключ | Ключ | Состояние схемы |
1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | открыт | открыт | М1, М2, М3 – |
2 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | открыт | закрыт | М1, М2, – исправны М3 - неисправно |
3 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | открыт | открыт | М1, М3, – исправны М2 - неисправно |
4 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | закрыт | открыт | М2, М3, – исправны М1 - неисправно |
5 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | закрыт | открыт | М2, М3, – исправны М1 - неисправно |
6 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | открыт | открыт | М1, М3, – исправны М2 - неисправно |
7 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | открыт | закрыт | М1, М2, – исправны М3 - неисправно |
8 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | закрыт | закрыт | М1, М2, М3 – |
В
Рисунок 1.а. - Троированная мажоритарная структура
Для повышения надежности дублированной схемы используют её
резервирование с восстановлением (рис. 1.б) Такая структура получила
название «2 по 2» или «2 х 2». Предусмотренный в ней элемент П
предназначен для электрического объединения выходов первой и второй
схем «2 из 2» и, по сути выполняет функцию монтажного ИЛИ. При
возникновении защитного отказа в любой из схем «2 из 2» соответствующий
ключ (К1 или К2) переходит в высокоомное состояние и отключает
неисправный элемент от элемента П. На основании описания работы схемы
необходимо заполнить таблицу истинности элементов сравнения и
мажоритарных элементов в зависимости от разных работоспособных
микропроцессорных комплектов (табл. 3). Пример заполнения представлен в
строке 1 (табл. 3).
Таблица 3 - Таблица истинности элементов схемы
№ | М1 | М2 | М3 | М4 | МЭ1 | МЭ2 | Ключ 1 | Ключ 2 | Состояние 1-й и |
1 | 1 | 1 | 1 | 1 | 1 | 1 | открыт | открыт | Исправны обе схемы |
2 | 1 | 1 | 1 | 0 | 1 | 0 | открыт | закрыт | Исправна М1 неисправна М2 |
3 | 1 | 1 | 0 | 0 | 1 | 1 | открыт | Открыт | Исправны обе схемы |
4 | 1 | 1 | 0 | 1 | 1 | 0 | открыт | Закрыт | Исправна М1 неисправна М2 |
5 | 1 | 0 | 1 | 1 | 0 | 1 | Закрыт | Открыт | Исправна М2 неисправна М1 |
6 | 1 | 0 | 1 | 0 | 0 | 0 | Закрыт | Закрыт | неисправны обе схемы |
7 | 1 | 0 | 0 | 0 | 0 | 1 | Закрыт | Открыт | Исправна М2 неисправна М1 |
8 | 1 | 0 | 0 | 1 | 0 | 0 | Закрыт | Закрыт | неисправны обе схемы |
9 | 0 | 1 | 1 | 1 | 0 | 1 | Закрыт | Открыт | Исправна М2 неисправна М1 |
10 | 0 | 1 | 1 | 0 | 0 | 0 | Закрыт | Закрыт | неисправны обе схемы |
11 | 0 | 1 | 0 | 0 | 0 | 1 | Закрыт | Открыт | Исправна М2 неисправна М1 |
12 | 0 | 1 | 0 | 1 | 0 | 0 | закрыт | Закрыт | неисправны обе схемы |
13 | 0 | 0 | 1 | 1 | 1 | 1 | открыт | Открыт | Исправны обе схемы |
14 | 0 | 0 | 1 | 0 | 1 | 0 | открыт | Закрыт | Исправна М1 неисправна М2 |
15 | 0 | 0 | 0 | 0 | 1 | 1 | открыт | Закрыт | Исправна М1 неисправна М2 |
16 | 0 | 0 | 0 | 1 | 1 | 0 | открыт | закрыт | Исправна М1 неисправна М2 |
о о
Ключ 1
Генератор тактовых
импульсов
Синхронизатор
тактовых
импульсов
Входной
сигнал
BayNetworks
Микропроцессорный
комплект 1
M2
BayNetworks
о о
Микропроцессорный
комплект 2
Генератор тактовых
импульсов
Входной
сигнал
о о
Генератор тактовых
импульсов
BayNetworks
Микропроцессорный
комплект 3
BayNetworks
Синхронизатор
тактовых
импульсов
о о
Генератор тактовых
импульсов
Мажоритарный
элемент
Ключ 2
Микропроцессорный
комплект 4
П
Управляемые
объекты
M2
А-
Мажоритарный
элемент
Рисунок 1.б. - Дублированная резервированная структура «2 по 2»
На основании таблиц 2 и 3 построить схемы расчета надежности
систем и, используя графический метод, определить какой из предложенных
вариантов эффективнее с точки зрения надежности и безопасности.
Интенсивность отказов микропроцессорной системы λ⋅10-5 , 1/ч
определяется по последней цифре шифра студента. Время работы системы -
0.6*t*103 , ч t определяется по сумме двух последних цифр шифра студента.
ЛИТЕРАТУРА
Комментарии (0)